10.3969/j.issn.1005-488X.2004.01.008
万兆以太网物理层全集成单片锁相环电路
给出了一个采用0.2 μm GaAs PHEMT工艺实现的单片集成高速锁相环电路.芯片采用差分电感电容谐振式负跨导压控振荡器,总面积为0.9 mm×0.7 mm.采用3.3 V单电源供电,测得芯片总功耗为283 mW,输出功率约-11 dBm,中心频率7.2 GHz,锁定范围为±300 MHz.环路锁定在7.2 GHz时,输出信号的峰-峰抖动约5.6 ps,在50 kHz频偏处的单边带相位噪声为-94 dBc/Hz.本锁相环电路经适当修改可应用于万兆以太网物理层IEEE802.3ae 10GBASE-R或10GBASE-W时钟恢复电路.
锁相环、万兆以太网、GaAs PHEMT工艺
24
TN911.8
国家高技术研究发展计划863计划2001AA121074
2004-06-18（万方平台首次上网日期，不代表论文的发表时间）
共5页
32-35,50
