10.3969/j.issn.1003-0107.2021.07.011
基于FPGA的并行数字滤波器设计和实现
该文介绍了基于FPGA的并行数字滤波器设计方案,主要叙述了建立M×N维滤波矩阵、并行滤波运算以及滤波结果的处理等并行数字滤波过程.首先基于并行的路数M和滤波器的阶数N建立M×N维滤波矩阵XM×N,滤波矩阵XM×N的每行与固定的滤波器系数矩阵H1×N进行相乘相加运算得到滤波的中间结果Y k+j+1(n),然后经过截取有效量化位数最终得到并行滤波结果Y(n).基于该并行数字滤波方案,设计了八路并行成形滤波器.经过实验验证,该八路并行成形滤波器实现了625 Msps,QPSK调制格式的基带信号成形滤波,滤波的数据结果经过解调分析的EVM达到了0.326％.该文提出的并行数字滤波器设计方案通用性强,可以广泛应用于高速数字信号处理中.
并行数字滤波;M×N维滤波矩阵;成形滤波;EVM
TN713+.7;TN702(基本电子电路)
本论文受国家自然科学基金项目资助;本论文受中电科集团科技创新平台稳定支持项目资助
2021-08-20（万方平台首次上网日期，不代表论文的发表时间）
共5页
28-32
