10.3969/j.issn.1003-0107.2019.09.018
多码长多码率兼容的LDPC编码器实现方法
针对深空测控、中低速数传系统中多码长、多码率通信信道编码应用需求,提出了一种低密度奇偶校验(low-densityparity-check,LDPC)编码器实现方法.通过有规律布局生成矩阵存储位置,显著地提高了RAM资源利用率;在满足航天测控、中低速数传最大带宽不超过20MHz吞要求下,采用分时复用单编码器,成倍降低单编码器个数,显著降低逻辑资源;通过重构单编码器,可以灵活实现131.1-B-2规定的10种LDPC编码器.在型号为EP2S180F1508I的现场可编程门阵列(Field-Programmable Gate Array,FPGA)上验证了该方法.结果表明:与不采用本兼容设计方法相比,查找表(Look-Up-Table,LUT),触发器(Register,Reg),存储器(Random Access Memory,RAM)资源分别降低了3.9,4.4,5.1倍.该文提供的LDPC编码器方法在深空测控、中低速数传应用中具有很高的价值.
LDPC、多码长、多码率、单编码器
TN919.3
装备发展部基金项目61405180506
2019-10-25（万方平台首次上网日期，不代表论文的发表时间）
共5页
79-83
