10.3969/j.issn.1003-0107.2008.11.009
基于FPGA的SRAM测试电路的设计与实现
文中介绍了一个基于Altera DE2开发板的面向字节的(Word-Oriented)SRAM测试电路的设计与实现.其测试算法采用了分为字内和字间测试两部分的高故障覆盖率的March C-算法;设计的测试电路可由标准的JTAG接口进行控制.本文设计的测试电路可以测试独立的SRAM模块或者作为内建自测试(BIST)电路测试嵌入式SRAM模块.
静态随机存储器、JTAG、March C-算法、BIST
TP274(自动化技术及设备)
2009-02-17（万方平台首次上网日期，不代表论文的发表时间）
28-30
