10.3969/j.issn.1003-0107.2006.05.001
一种新型混合模式BIST的低功耗设计
本文提出了一种基于折叠集的test-Der-clock结构的混合模式BIST设计方案,并且进行了低功耗的整体优化设计.该设计方案在电路结构上利用双模式LFSR将两部分测试生成器有机的进行了结合,针对伪随机测试序列与折叠测试序列两部分采用了不同的措施来优化测试生成器的设计,从而达到降低被测电路功耗的目的.
低功耗、BIST、测试生成器、双模式LFSR、伪随机测试序列、折叠测试序列
TN4(微电子学、集成电路（IC）)
2006-06-15（万方平台首次上网日期，不代表论文的发表时间）
共3页
1-3
