10.3969/j.issn.1004-4507.2016.06.004
IC+MOS 组合电路封装漏电机理探讨
通过对IC+MOS 电路组合特点的讨论，重点对MOSFET 晶圆前制程中的缺陷、封装过程的外力损伤缺陷等对封装后产品漏电现象的影响进行了探讨，以期通过制程控制和过程缺陷分析，为MOSFET封装在品质保证上提供保证。
IC+MOSFET组合封装、漏电、芯片缺陷、封装过程、外力损伤
TN405(微电子学、集成电路（IC）)
2016-07-07（万方平台首次上网日期，不代表论文的发表时间）
共5页
16-19,63
