10.3969/j.issn.1004-4507.2009.05.006
叠层CSP芯片封装热应力分析与优化
对四层叠层CSP(SCSP)芯片封装器件,采用正交试验设计与有限元分析相结合的方法研究了芯片和粘结剂--8个封装组件的厚度变化在热循环测试中对芯片上最大热应力的影响,利用极差分析找出主要影响因子并对封装结构进行优化.根据有限元模拟所得结果,确定了一组优选封装结构,其Von Mises应力值明显比其它组低,提高封装器件的可靠性.
叠层封装、有限元模拟、芯片应力分析、正交试验设计
38
TN305.94(半导体技术)
2009-07-15（万方平台首次上网日期，不代表论文的发表时间）
共5页
34-38
