10.3969/j.issn.1672-5468.2016.02.008
3D叠层封装集成电路的芯片分离技术
3D叠层封装是高性能器件的一种重要的封装形式,其鲜明的特点为器件的物理分析带来了新的挑战.介绍了一种以微米级区域研磨法为主、化学腐蚀法为辅的芯片分离技术,包括制样方法及技术流程,并给出了实际的应用案例.该技术实现了3D叠层芯片封装器件内部多层芯片的逐层暴露及非顶层芯片中缺陷的物理观察分析,有助于确定最终的失效原因,防止失效的重复出现,对于提高集成度高、容量大的器件的可靠性具有重要的意义.
3D叠层封装、集成电路、芯片分离技术、区域研磨法、化学腐蚀法
34
TN405(微电子学、集成电路（IC）)
2016-05-26（万方平台首次上网日期，不代表论文的发表时间）
共5页
36-40
