10.3969/j.issn.1672-5468.2011.01.009
基于FPGA同步电路的实现
同步是通信系统中一个重要的问题.在数字通信中,除了要获取相千载波的载波同步外,位同步的提取是更为重要的一个环节.介绍了一种基于FPGA同步电路的实现而提出一种数字锁相环的位同步提取电路的方案,并已成功地用FPGA器件实现了此方案.此时钟提取电路可以快速、准确地对串行输入信码进行位同步时钟的提取,即使输入码流中有毛刺现象,该设计也有很好的时钟调整恢复功能,能极大地减小误码率.
现场可编程门阵列、位同步、锁相环
29
TN402(微电子学、集成电路（IC）)
2011-05-19（万方平台首次上网日期，不代表论文的发表时间）
共3页
39-41
