10.3969/j.issn.1672-5468.2004.05.004
CMOS集成电路中电源和地之间的ESD保护电路设计
讨论了3种常用的CMOS集成电路电源和地之间的ESD保护电路,分别介绍了它们的电路结构以及设计考虑,并用Hspice对其中利用晶体管延时的电源和地的保护电路在ESD脉冲和正常工作两种情况下的工作进行了模拟验证.结论证明:在ESD脉冲下,该保护电路的导通时间为380ns;在正常工作时,该保护电路不会导通,因此这种利用晶体管延时的保护电路完全可以作为CMOS集成电路电源和地之间的ESD保护电路.
互补型金属氧化物集成电路、静电放电、保护电路、电源和地
TN432(微电子学、集成电路（IC）)
2004-12-09（万方平台首次上网日期，不代表论文的发表时间）
共4页
12-15
