10.3969/j.issn.1672-5468.2003.04.011
集成电路抗ESD设计中的TLP测试技术
介绍了一种研究器件和电路结构在ESD期间新的特性测试方法--TLP法,该方法不仅可替代HBM测试,还能帮助电路设计师详细地分析器件和结构在ESD过程中的运行机制,有目的地进行器件ESD保护电路的设计,提高器件的抗ESD水平.
静电放电、传输线脉冲、测试技术、人体模型
TN407(微电子学、集成电路(IC))
2004-07-31(万方平台首次上网日期,不代表论文的发表时间)
共3页
44-46