10.3969/j.issn.1002-7300.2007.07.031
基于FPGA的分布式算法FIR滤波器设计
FIR滤波器具有许多优点,是数字信号处理系统中基本的元件.本文比较了目前FIR滤波器硬件实现的几种方法,详细研究了基于FPGA、采用分布式算法实现FIR滤波器的原理和方法,设计了一个32阶线性相位FIR滤波器,并用VHDL语言对其进行了描述.此滤波器采用串行加法器将数据进行预相加,从而将滤波器的规模减半.其主要部分--乘累加单元,采用LUT查找表结构,将乘法运算转换为查表操作,提升处理速度.最后进行了硬件仿真,结果证明,这一方法是可行且高效的.
FIR滤波器、FPGA、分布式算法、LUT
30
TN713(基本电子电路)
国家自然科学基金50477001
2007-12-10（万方平台首次上网日期，不代表论文的发表时间）
共4页
101-104
