10.16628/j.cnki.2095-8188.2016.24.006
基于FPGA的暂态信号测量系统的设计
针对目前传统单片机控制采集速度低、非实时以及插卡式数据采集卡拆卸的不方便、体积较大等一系列缺陷,设计了一种以FPGA为控制器,运用合理的编程逻辑控制相关的外围电路,用于暂态信号测量的高速数据采集系统.在 QuartusⅡ 平台下采用 Verilog HDL描述语言对设计进行软件编程,完成对AD 9280芯片的时序控制;采样后的数据经SDRAM存储器存储并以串口方式发送至PC机进行后续的数据处理.整个设计方便、小巧、便携,仿真及试验结果显示系统稳定性好、可靠性高.
暂态信号测量、FPGA、A/D转换、SDRAM存储
TM930.2
河北省高等学校自然科学青年基金项目QN2016200
2017-03-14（万方平台首次上网日期，不代表论文的发表时间）
共5页
30-34
