10.3969/j.issn.1001-5531.2015.23.005
基于FPGA的合并单元数据传输编解码模块的研究
合并单元是电子式电流、电压互感器的接口装置,在一定程度上实现了过程层数据的共享和数字化.其作为遵循IEC 61850标准的数字化变电站间隔层、站控层设备的数据来源,对智能化变电站运行有着十分重要的作用.利用FPGA(现场可编程逻辑门阵列)可构建合并单元数据传输编解码的实现方案,即对CRC校验和曼彻斯特编解码的实现.通过Verilog HDL语言在QuartusⅡ软件下编程,利用ModelSim仿真验证了本设计的可行性.
FPGA、合并单元、CRC、曼彻斯特编码、曼彻斯特解码
TM564(电器)
2016-03-21（万方平台首次上网日期，不代表论文的发表时间）
共6页
23-27,43
