FPGA除法器IP的兼容性替代设计研究
除法是4种基本算术运算中最复杂的一种,基于IP的可复用方法具有灵活、快速等优点,广泛应用在FPGA设计中.在FPGA中实现除法运算主流方法是采用厂家提供的IP,而在特定的应用中,IP有可能存在硬件木马等安全隐患.通过研究某除法器IP的算法架构、功能等,设计了一个兼容IP的除法模块.仿真结果验证了除法模块在功能、性能、资源占用等方面与除法器IP相当,该方法适合于对软件国产和替代有特殊需求的设计,亦可应用到其他IP的替代设计中.
除法器IP、FPGA、LUT、WNS、WHS
23
TP312(计算技术、计算机技术)
2023-02-09（万方平台首次上网日期，不代表论文的发表时间）
共4页
19-21,34
