FPGA千兆以太网接口的IP核设计
为了提高飞行物器指令信息和状态信息传输的实时性和可靠性,采用以太网来传输数据.而大多数以太网采用的是未集成协议栈和接口转换模块的物理芯片,从而导致数据无法直接进行传输.针对这一问题,将协议栈和接口转接模块利用IP核封装完成模块化设计、直接进行数据传输.以FPGA作为核心控制器件,将以太网的MAC层接口与UDP/IP的协议栈封装成为可配置的IP核,具有比较强的移植性.网络调试助手和 Wireshark软件测试结果显示,IP核性能稳定,且本设备可以实现速率为865.19 Mb/s的数据和指令传输,同时可以完成数据实时发送和接收且不丢包,符合要求.
以太网、FPGA、UDP/IP协议、MAC层、IP核
22
TN911
2022-11-18(万方平台首次上网日期,不代表论文的发表时间)
共5页
49-53