FPGA的三重可寻址存储器加速更新机制
本文提出了两种适用于基于FPGA的TC AM的更新机制,并成功在Xilinx Virtex-6 FPGA上实现.该更新机制包括加速MUX更新机制和低成本LUT更新机制.MUX更新机制仅使用3个输入/输出(I/O)引脚,可提供W+1时钟周期的更新延迟,W是TCAM的宽度;通过使用W I/O引脚,LUT更新机制可产生一个恒定的2个时钟周期的更新延迟,与TCAM的大小无关.
FPGA;逻辑门;三重寻址存储器;更新延迟
21
TM28(电工材料)
2021-11-22(万方平台首次上网日期,不代表论文的发表时间)
共4页
30-33