FPGA的SDR/DDR3 SDRAM控制器设计
本文在研究SDR存储机理和芯片内部操作的基础上,基于PCI总线和FPGA技术设计其接口控制器,并在Vivado16.2软件环境中用VHDL编程实现,同时进一步根据课题需要梳理DDR3存储特点,开展DDR3控制器设计.针对联调中关键难题,如模式寄存器加载、数据流同步等,提出了解决办法.利用某PCI板卡和某型Xilinx评估板搭建了硬件测试平台并完成两型控制器的硬件测试.测试结果表明,所设计的控制器满足课题要求,具有一定工程应用价值.
SDR控制器、DDR3控制器、PCI总线、FPGA
20
TP333(计算技术、计算机技术)
2020-03-10（万方平台首次上网日期，不代表论文的发表时间）
共4页
52-55
