一种带有加解密功能的数据摆渡模块设计
利用FPGA的并行性特点,设计了一款带有加解密功能的数据摆渡模块.本设计选用了两片XILINX公司的XC7A100T FPGA芯片作为数据处理核心,通过PCIe接口与主机通信,摆渡模块上集成了密码芯片.在保证系统安全性的基础上,提高了数据加解密和传输的性能,同时降低了整个系统的硬件成本.
FPGA、PCIe、DMA、密码芯片
18
TP336(计算技术、计算机技术)
2018-10-16(万方平台首次上网日期,不代表论文的发表时间)
共4页
55-57,61