SoC FPGA的视觉算法加速系统设计
提出一种基于Altera SoC FPGA进行硬件加速的方案,该方案为运行在ARM端Linux系统的视觉算法利用FPGA进行加速提供传输通道.首先把ARM端的图像数据传输到FPGA部分的SDRAM中,接着控制FPGA相关IP核读取SDRAM中的数据,然后视觉算法IP核接收图像数据并对其进行加速处理,最后把处理后的图像数据通过特定的IP核传回Linux系统.实验验证了该方案的可行性、可靠性和加速性能.
SoC FPGA、视觉算法、硬件加速、嵌入式Linux
16
TP274(自动化技术及设备)
2016-12-20（万方平台首次上网日期，不代表论文的发表时间）
共5页
58-62
