基于FPGA的同步计数器的优化结构分析
在数字信号处理中，同步计数器是一种非常重要的器件，在很多场所会用到。在基于现场可编程门阵列(FPGA)器件的开发过程中，人们往往不会注意所用到的同步计数器内部的具体设计。本文从资源利用率和速率两个方面，对FPGA开发综合工具自动综合出来的同步计数器进行分析，并且提出一种结构优化的同步计数器，并将两种同步计数器进行对比，得出了两者的优缺点及适用的场合。
同步计数器、FPGA、资源利用率、速率
16
TN79(基本电子电路)
烟台大学研究生科技创新基金基金YDYB1615。
2016-11-14（万方平台首次上网日期，不代表论文的发表时间）
共4页
20-22,30
