10.3969/j.issn.1009-623X.2010.06.013
高速突发模式误码测试仪的FPGA实现方案
突发模式误码测试仪与一般连续误码测试仪不同,其接收端在误码比对前要实现在十几位内,对具有相位跳变特点的信号进行时钟提取和数据恢复,并且在误码比对时须滤除前导码和定界符,仅对有效数据进行误码统计.本文提出一种基于FPGA实现的高速突发模式误码测试仪设计方案,并介绍该方案的总体设计过程,以及FPGA中主要功能逻辑模块的工作原理和控制系统的设计.该测试仪应用于1.25 GHz GPON系统突发式光接收模块的误码测试中,具有较好的性能和实际意义.
突发模式、误码测试仪、时钟相位对齐、高速串行收发器
TN2(光电子技术、激光技术)
2010-09-10（万方平台首次上网日期，不代表论文的发表时间）
共4页
44-47
