10.3969/j.issn.1009-623X.2010.01.021
FC-AL系统中FPGA的弹性缓存设计
@@ 引言
一个简化的异步数据通信系统如图1所示.接收机端从接收到的来自串行链路的比特流中提取时钟信号Clk1,作为其工作时钟源;而发送机端采用本地晶振和锁相环产生的时钟Clk2,作为其工作时钟源.接收机在时钟Clk1的上升沿把数据写入弹性缓存,发送机在时钟Clk2的上升沿从弹性缓存中读出数据,从而实现数据的同步.
FC-AL、数据通信系统、FPGA、弹性、缓存设计、Based、时钟源、上升沿、接收机、发送机、时钟信号、串行链路、锁相环、比特流、异步、同步、提取、晶振、读出
TP3;TN7
2010-04-28（万方平台首次上网日期，不代表论文的发表时间）
共3页
67-69
