10.3969/j.issn.1009-623X.2008.07.012
FPGA的多路可控脉冲延迟系统
采用数字方法和模拟方法设计了一种最大分辨率为0.15 ns级的多路脉冲延迟系统,可以实现对连续脉冲信号的高分辨率可控延迟;采用Flash FPGA克服了现有SRAM FPGA系统掉电后程序丢失的缺点,提高了系统反应速度.本系统适用于需要将输入脉冲信号进行精确延迟来产生测试或控制用的连续脉冲信号场合,具有很强的适用性.
数字方法、模拟方法、分辨率、脉冲延迟、ProASIC3
TN7;TL5
2008-08-26（万方平台首次上网日期，不代表论文的发表时间）
共3页
41-42,45
