10.3969/j.issn.1009-623X.2008.05.002
嵌入式DDR总线的布线分析与设计
介绍嵌入式设备中DDR总线的基本结构,针对这种总线结构和系统设计的要求,提出DDR布线设计的关键问题;围绕这些关键问题分别进行分析,并得出通用的DDR布线设计的规则,为所有带有DDR总线的嵌入式硬件设计提供重要参考.
DDR、时钟、终端、匹配、阻抗
TP3;TN4
2008-07-16（万方平台首次上网日期，不代表论文的发表时间）
共3页
8-10
相关文献
评论
10.3969/j.issn.1009-623X.2008.05.002
DDR、时钟、终端、匹配、阻抗
TP3;TN4
2008-07-16（万方平台首次上网日期，不代表论文的发表时间）
共3页
8-10
国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”
国家重点研发计划资助 课题编号：2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304
©天津万方数据有限公司 津ICP备20003920号-1
违法和不良信息举报电话：4000115888 举报邮箱：problem@wanfangdata.com.cn
