10.3969/j.issn.1009-623X.2004.05.006
基于VHDL的I2C总线控制核设计
从状态机的角度,介绍一种I2C控制核的VHDL设计方法.将其嵌入到FPGA中,用于实现与TMS320C6000系列DSP的接口,并配合DSP的软件完成对视频采集与显示处理系统中数字视频编、解码器工作模式寄存器的配置及其状态查询.着重介绍I2C控制核的总体设计方案,详细描述其内部命令状态机和时序状态机的工作原理及相应的VHDL代码.此外,介绍I2C控制核与DSP相互通信中断处理机制的VHDL实现方法.最后,给出在Xilinx公司的ISE6.1+ModelSimXE5.7c软件平台中进行EDA的综合结果与时序仿真图.
I2C总线、状态机、FPGA VHDL DSP、控制器核
TP3;TP2
2004-07-02（万方平台首次上网日期，不代表论文的发表时间）
共4页
23-26
