基于合并单元装置的高精度时间同步技术方案
智能变电站的发展对合并单元的时间同步性能提出了更高的要求，研究如何实现高精度的对时和守时功能是智能变电站发展的现实需要。文中从授时源误差、晶振特性、守时算法、逻辑处理等主要因素出发，针对合并单元装置的对时及守时技术需求，探讨了高精度时间同步的设计与实现方法。在此基础上，提出一种具有工程意义的合并单元时间同步技术的实现方案。该方案以现场可编程门阵列(FPGA)为控制核心，在 FPGA 内部使用不同功能模块实现各个环节的逻辑设计，并通过 CPU 与 FPGA 的相互配合实现精确的时间同步及良好的守时性能。合并单元时间同步性的试验结果及其在智能变电站的实际应用表明，该技术满足了智能变电站内合并单元装置时间同步功能的要求。
智能变电站、合并单元、时间同步、守时、恒温晶振、现场可编程门阵列(FPGA)
TP2;TN4
2014-08-12（万方平台首次上网日期，不代表论文的发表时间）
共5页
90-94
