10.3969/j.issn.0372-2112.2014.06.032
基于多因子CSE算法的AES S-盒电路优化设计
针对高级加密标准(AES )S-盒优化,提出了一种新的多因子公共项消除(CSE )优化算法.多因子CSE算法通过对组合逻辑表达式中所含因子最多的公共项优先消除,以简化逻辑表达式,从而有效地减少S-盒电路结构中的GF (2^4)域乘法逆电路和映射矩阵电路的面积和时延.结果表明,多因子CSE算法具有计算速度快,优化效率高的特点.优化后的S-盒组合逻辑电路采用0.18μm CMOS工艺,设计出的S-盒面积-延时积比目前最小面积和最短延时的S-盒组合逻辑电路分别减少了10.32%和19.64%.
AES、S-盒、多因子CSE算法
TN918.4
国家自然科学基金资助项目No .61376025,No .61106018;江苏省产学研前瞻性联合研究项目.BY2013003-11
2014-08-05(万方平台首次上网日期,不代表论文的发表时间)
共6页
1238-1243