一种RTL级数据通路ODC低功耗优化算法
本文提出了一种具有高计算效率和低硬件开销的门控时钟低功耗优化算法.该算法在RTL级搜索数据通路的不可观察性(Observability Don't Care).采用RTL级逻辑信号总线ODC模型和基于路径ODC的有向图遍历模型,减少了ODC计算负荷,提升了计算效率,使ODC适用于超大规模集成电路的低功耗优化.引入数据通路ODC条件概率作为门控信号产生的重要依据,对ODC条件概率高的通路优先插入门控逻辑,可以极低硬件开销实现高效门控时钟网络.实验结果显示,本算法与传统ODC算法相比计算负荷平均降低8倍,功耗平均下降12.35%,面积开销平均减少13.44%.
数据通路低功耗、总线ODC模型、路径ODC模型、ODC条件概率
38
TN47(微电子学、集成电路（IC）)
2010-09-10（万方平台首次上网日期，不代表论文的发表时间）
共6页
1654-1659
