10.3321/j.issn:0372-2112.2004.02.014
一种用模拟LSI实现的新型概率解码器的研究
本文利用工作在亚阈值模式的MOS管特性,设计了一种低功耗的模拟电流型乘法器,并以此乘法器为核心,设计了一组利用电流进行概率计算的模拟单元电路.根据这些单元电路,基于最大后验概率算法(MAP),实现了(5,2,3)格码软判决译码的概率解码器.在解码器的输入部分设计了新型的具有流水线结构的串行输入接口.用标准的0.6μm CMOS工艺对解码器进行了性能模拟验证.
模拟乘法器、最大后验概率算法、软判决译码、格码、概率解码器
32
TN919.3+1
2004-04-30（万方平台首次上网日期，不代表论文的发表时间）
共5页
236-240
