10.15918/j.tbit1001-0645.2021.078
基于四值逻辑的伽罗华域AB+C电路设计
为了提高AB+C运算电路的运算速度,降低其电路实现的复杂性,本文在GF(24)上给出了一种基于四值逻辑的AB+C算法及其基于脉动阵列结构的电路实现.在电路设计中采用了基于源极耦合逻辑的多值技术,利用四值电流模进行运算,以改善电路的首次延时及晶体管和连线的数目.在0.18μm CMOS工艺下利用HSPICE进行了电路仿真验证.结果显示,对比于相应的基于二值逻辑的COMS实现技术,首次延时及晶体管与连线的数目总和分别减少了 54％和5％.所设计的并入并出脉动阵列电路,结构简单、规整、模块化,适用于VLSI的实现.多值逻辑电路与基于多值逻辑的对应算法的结合很可能成为实现GF(2k)上高性能运算的潜在解决方案.
多值逻辑、AB+C运算电路、伽罗华域
42
TN543
国家自然科学基金61801027
2022-04-06（万方平台首次上网日期，不代表论文的发表时间）
共6页
83-88
