10.15918/j.tbit1001-0645.2017.329
应用于K波段分数分频频率综合器的多模分频器设计与优化
基于TSMC 90 nm CMOS工艺设计一款多模分频器,可以实现的分频比的范围为32～39.详细介绍了多模分频器的各部分模块,包括双模预定标器、S计数器和P计数器,分析并且讨论了P计数器加入与不加入重新定时电路的时序图.本文设计的分频器应用于K波段高速分数分频频率综合器.测试结果表明应用改进后的多模分频器,频率综合器的带内噪声可以优化15 dB,频偏10 kHz和频偏1 kHz的相位噪声可达到81.30 dBc/Hz和72.44 dBc/Hz.
多模分频器、分数分频频率综合器、重新定时电路技术
39
TN432(微电子学、集成电路（IC）)
国家自然科学基金资助项目61301006
2019-12-31（万方平台首次上网日期，不代表论文的发表时间）
共5页
1187-1191
