基于多相位量化噪声抑制的分数频率合成器的实现
为抑制∑-△调制器量化噪声对分数频率合成器输出噪声的影响,提出一种基于多相位分数分频器的频率合成器结构.该结构可以避免毛刺并且主要电路模块不需要工作在高频,从而相应节省了功耗,同时分频器的输入可以不需要50％的占空比.通过对比发现,对于环路带宽为1 MHz的宽带情况下的∑-△分数频率合成器,多相位分频器技术可以减小频率合成器输出频谱的相位噪声达12 dB.该频率合成器使用UMC 0.18 μm CMOS工艺实现,仿真结果证明它可以满足DVB-H系统协议指标要求.
∑-△调制器、分数频率合成器、量化噪声抑制技术、多相位分数分频器
34
TN453(微电子学、集成电路（IC）)
国家自然科学基金资助项目60976025
2015-01-14（万方平台首次上网日期，不代表论文的发表时间）
1181-1185
