10.3969/j.issn.1001-0645.2012.11.008
一种改进型双级捕获系统研究及其VLSI实现
针对以匹配滤波器捕获作为前端,串行滑动相关器作为后级验证的普通双级捕获算法占用资源较多并且结构复杂的缺点,提出了一种改进型的双级捕获系统.该系统在前端利用积分时间较短的串行相关器快速跳过同步阶段,在后端采用不同积分时间的串行相关器组进行验证,并采用了一种改进的(1+M/N)检测算法.最后通过FPGA+ DSP的硬件平台实现了捕获电路,利用Modelsim仿真验证了改进型双级捕获算法电路中各个模块的正确性.性能比较结果表明,相比普通双级捕获系统,所提出的系统不仅可以有效降低资源使用量,而且较大地提高了检测概率.
双级捕获、1+M/N、超大规模集成电路(VLSI)、FPGA+DSP
32
TP274.2(自动化技术及设备)
2013-03-13（万方平台首次上网日期，不代表论文的发表时间）
共7页
1134-1139,1144
