10.3969/j.issn.1001-0645.2006.04.017
实时可重配置FFT处理器的ASIC设计
设计一种能够完成4,16,64,256或1 024点复数快速傅里叶变换(FFT)处理器芯片.16,64点运算采用基-4级联流水线结构,256,1 024点采用二维运算结构,数据采用块浮点表示.使用Synopsys公司的综合及布局布线工具在SMIC CMOS 0.18 μm工艺上进行ASIC实现.该处理器芯片在100 MHz时钟频率连续工作时,处理一组1 024点FFT序列需要24.8 μs,每隔10.24 μs输出一组1 024点运算结果.该处理器芯片已应用于某宽带数字接收机中.
快速傅里叶变换、流水线结构、可重配置
26
TN4(微电子学、集成电路（IC）)
国家部级科研项目200330141003
2006-06-05（万方平台首次上网日期，不代表论文的发表时间）
共4页
342-344,348
