10.3969/j.issn.1001-0645.2005.z1.007
芯片氧化层静电放电击穿模型研究
提出了芯片门电路硅氧化层静电放电介质击穿的物理模型.并使用该模型讨论了介质击穿场强与介质厚度的关系,讨论了介质击穿电压与ESD(静电放电)敏感度的尺寸效应,对于厚度为0.01μm、面积为9.09×10-6 cm2氧化层,其击穿电压约为208 V;若面积不变,厚度缩小为原来的1/10,则其击穿电压降为160 V;若面积也等比例缩小,则击穿电压降为20 V,其结果是耐ESD的能力大幅度降低.
介质击穿、ESD技术、氧化层
25
O441.1(电磁学、电动力学)
上海市科技基金03IZ01
2005-12-08（万方平台首次上网日期，不代表论文的发表时间）
共4页
24-27
