10.3969/j.issn.1001-0645.2000.04.019
基于VME总线SHARC并行处理系统的设计与实现
研究基于VME总线SHARC并行处理系统的设计与实现.系统采用SHARC处理器的LINK口组成网状并行处理结构;VME总线接口采用芯片VIC64和EPLD实现;信号互连采用传输线结构,用适当的端接技术与合理的布局抑制信号反射和串扰,并进行了信号完整性分析和仿真.单块SHARC信号处理板具有9.6×108次/s浮点运算,320MB/s数据传输能力和VME总线主/从操作能力,并支持中断管理和总线仲裁,可组成1.0×1010次/s浮点运算能力的信号处理系统.
VME总线、并行处理、信号完整性分析
20
TN957.51
国家部委预研项目
2004-01-08（万方平台首次上网日期，不代表论文的发表时间）
共5页
480-484
