10.3969/j.issn.0254-0037.2005.01.005
基于VHDL的有限状态机设计
通过2种状态机的设计方法比较,说明使用VHDL语言设计出稳定、可靠的有限状态机的方法是有效的和实用的. 由于两者对状态寄存器值的不同处理方法,使得状态机在采用不同编码方法时可靠性出现差异. 针对此问题提出的状态机设计方法很好的解决了这个问题,保证采用常用编码方法进行状态机编码时,不管采用何种状态机的设计方法,状态机都会处于稳定、可靠状态.
有限状态机、VHDL、编码、独热码
31
TP302.7(计算技术、计算机技术)
2005-04-21（万方平台首次上网日期，不代表论文的发表时间）
共4页
21-24
